APR. 1986 RSD-10

DISCUSSION SERVICE NOTES

First Edition

SPECIFICATIONS

: 9V DC (BOSS AC Adapter PSA-100, 120, 220, 240) **Power Source**

Current Draw : 100mA @ 9V

input Level/impedance : $-20 dBm/1M\Omega$, $-10 dBm/47 K\Omega$ Output Level/Impedance : $-20 dBm/2 K\Omega$, $-10 dBm/2 K\Omega$

Output Load Impedance : More than 10K Ω Sampling Time : Max. 2000ms **Delay Time** : 2ms to 2000ms

: Direct : 10Hz to 30KHz (+1 dB) Frequency Response

Sampler/Delay : 20Hz to 7KHz ($^{+1}_{-3}$ dB) (FINE x 0.25)

Residual Noise

: -95dBm (IHF-A) LEVEL Switch @ -20dBm

Dimensions

: 218(W) x 169(D) x 44(H)mm

Weight

8-9/16"(W) x 6-11/16"(D) x 1-13/16"(H)

: 1kg/2 lb 3 oz


Option

: AC Adapter BOSS PSA-100, 120, 220, 240

Pedal Switch DP-2 Foot Switch FS-1 Pad Controller BP-1

Rack Mount Adapter RAD-10

Micro System Rack BMR-5






Printed in Japan BB-2

PARTS LIST パーツ・リスト

<u>CASING</u> ケース 2221076000	Front Panel		
2281053000	Bottom Panel		フロントパネル
2202030000	Top Cover		シャーシ トップカバー
2225023700	Shield Plate		シールド板
KNOB, BUTTON	ツマミ, ボタン		
2247025900	Knob	orange	kt LEVEL (EFFECT)
2247026000	Knob	green	** FINE/PITCH (DELAY/SAMPLER)
2247026200	Knob	blue	TRIM (PLAYBACK)
2247026100	Knob	yellow	
2247060500	Button TK-307G	gray	灰 POWER/EFFECT
12470514	Button		LEVEL
JACK ジャック			
13449125	HLJ-0520-01-110	phone	
13449126	HLJ-0520-01-010	phone	
13449262	HLJ-4305-01-3090	phone	
13449618	SQ3096 w/switch	pin	INPUT
13449619 13449711	SQ3097 HEC-0470-01-630	pin	OUTPUT
13449/11	nEC-04/0-01-030		AC ADAPTER
SWITCH スイッチ			
13129355	SUN-191H		LEVEL
13129356	SUN-192H		EFFECT
13129357	SUN-19HS		POWER
13119813	SRN-1019		RANGE/MODE (DELAY/SAMPLER)
PCB ASSY 基板完	成品		
74131520	MT BOARD (PCB 22	92029601)
	CB includes SUB boo	ard.	
	は、SUB店板を含みます。		
74131530	SUB BOARD (PCB 2	29202960	1)
IC			
15229811	RDD63H101P-G-SH		C-MOS gate array
15179315	M5K4164NP-15		64K DRAM
15159148	HD14002BP		dual 4 input NOR gate
15159104Н0	HD14011BP		quad 2-input NAND gate
15159115н0	HD14066BP		analog switch
15159141	HD14040BP	12-s	tage binary ripple counter/divider
15159301H0	HD14520BP		dual binary up counter
15159118H0 15159111H0	HD14081BP HD14046BP		quad 2-input AND gate
15169516	TC74HC02P		phase-locked loop quad 2-input NOR gate
15219143	μPC-1571C		compander NR
15229809	BA-634		T-flip-flop
15219161	NJM2072		signal level sensor
15199136	TA78L007AP		+7V voltage regulator
15199115	MC79L05CP		-5V voltage regulator
15189111J1	NJM-311D		comparator
15189185 15189188	M5223L		op amp
15189136	M5238L M5218L		op amp
13107130	1132101		op amp
TRANSISTOR +	ランジスタ		
15129120	2SC2240-GR		
15129108	2SC945P		
15129136	2SC2878A		
15119111	2SA970-GR		
15119105 15139101	2SA733P		
15139101	2SK30A-Y 2SK117-Y		FET
10107107			FET
DIODE ダイオード			
15019209T0	\$5500G		
15019125	188133		
15019103 15029190	1S2473 SLP-153B		
15029190	SLP-1538 SLP-144B-40	red A	
-5045177	521 144B-40	reu /	LED
POTENTIOMETER	ボリューム		
13219302	EVH-6PA332B14	10KB	FINE/PITCH (DELAY/SAMPLER)
			TRIM (PLAYBACK)
13219342	FINE_CDA 222DE/	50VP	LEVEL (FEEDBACK/OVERDUB)
13219342	EVH-6PA332B54 H0651	50KB 1 0KB	LEVEL (EFFECT)
13299156	H0651	22KB	半固定 trimmer 半固定 trimmer
		100KB	平固定 trimmer 半固定 trimmer
13299160	н0651		
13299160 13299151	H0651 H0651	2.2KB	半固定 trimmer
13299151			
13299151 RESISTOR 抵抗	н0651	2.2KB	半固定 trimmer
13299151 RESISTOR 抵抗 13919134	H0651 RKM14L492-103F		半固定 trimmer ladder network
13299151 RESISTOR 抵抗	н0651	2.2KB	半固定 trimmer
13299151 RESISTOR 抵抗 13919134	H0651 RKM14L492-103F	2.2KB	半固定 trimmer ladder network
RESISTOR 抵抗 13919134 13919118 MISCELLANEOUS 2348017400	RKM14L492-103F RGSD-16L104G	2.2KB	华國定 trimmer ladder network
RESISTOR 抵抗 13919134 13919118 MISCELLANEOUS 2348017400 13529126	RKM14L492-103F RGSD-16L104G その他	2.2KB R-2R	半固定 trimmer ladder network ladder network
RESISTOR 抵抗 13919134 13919118 MISCELLANEOUS 2348017400 13529126 2341053500	RKM14L492-103F RGSD-16L104G その他 DC Cord EXC-EMT103C	2.2KB R-2R	ド固定 trimmer ladder network ladder network DCコード フィルター EMI-filter リード付コネクタ 10P connector w/lead
RESISTOR 抵抗 13919134 13919118 MISCELLANEOUS 2348017400 13529126	RKM14L492-103F RGSD-16L104G その他 DC Cord	2.2KB R-2R	半例定 trimmer ladder network ladder network DCコード フィルター EMI-filter



CIRCUIT DESCRIPTIONS

Although the RSD-10 has both sampler and delay capabilies, the following description mainly concentrates on sampler feature, assuming that most of readers are familiar with the basic of digital delay circuit which is well explained on the service notes of Roland SDE-1000/3000, BOSS DE-2, etc.

SAMPLER RECORDING MODE Fig. 1

The input audio signal coming into S/H (IC1 pins 1 and 3 of Sub board) is passed onto the next stage on a TRIGGER pulse (RECORDING START, causing COST) which enables the Main Controller IC9 to start timing the recording circuits. The trigger pulse is derived from:

Input audio signal proper—in MODE A (Auto Recording mode)

0

External control signal (keyboard, pad or pedal)—in MODE B (Manual Recording mode)

Upon receiving a RECORDING START (COST) signal through Counter Start/Stop Controller (detailed in COUNTER START/STOP section), the Main Controller IC9 cordinates the following processes on the audio input signal. The processing timing being based on the master clock, which in turn is controlled from Keyboard Interface. See these sections for detail.

Sample and Hold circuit for extracting an instantaneous amplitude of the audio signal

Analog-to-Digital Converter (ADC) for obtaining the numerical data to the audio amplitude in PCM form.

Storing of the PCM data into the RAMs IC11 - IC16 for later retrieval

回路解説

RSD-10 はサンプラ機能とディレイ機能を持っています。 基本的なディレイ機能については、先行製品のサービスノート(SDE 1000/3000、BOSS DE-200、RDE-1800)に詳しく説明されていますので参照して下さい。 ここではサンプラ機能についてだけ説明します。

サンプラ録音時の動作 Fig. 1

INPUT ジャックから入力された信号は常に A/D/A回路 S/H に加えられているが、トリガ信号(録音スタート信号)が加えられなければ、それ以降の回路は動作しません。トリガ信号(録音スタート信号)は、

◎モード 国(自動録音)の場合 録音入力信号から作られる。


◎モード B(手動録音)の場合

外部コントロール入力(キーボード、パッド、ペダルなど)から作られる。

トリガ信号が来ると入力信号は、

- S/Hで瞬時値が取り出され
- A/Dコンバータで2進のデータに変換される(PCM)。
- RAM(IC11-16)に書き込まれる。

これらは総てメインコントローラによって制御され、その タイミングはキーボードインターフェース回路からのピッ チコントロール信号によって決められます。



SAMPLER PLAYBACK MODE Fig. 2

There are combinations in sampler playback mode: modes A, B and C (TRIG) or D (GATE) with different control inputs. Of these variations the following two combinations are discussed in this section:

MODE D with a Dynamics keyboard control MODE C with a Pad or Pedal control

MODE D with a Dynamics Keyboard Control

A keyboard audio input is converted into the three signals at the Keyboard Interface (refer to KEYBOARD INTERFACE for detail).

TRIGGER Pulse

VOLUME CONTROL Signal

......Determines the level of the sampled sound through Dynamic Sensor IC3 (detailed in DYNAMICS SENSOR)

PITCH CONTROL Signal

Also used for PLAYBACK TRIM (detailed in PLAYBACK TRIM section)

サンプラ再生時の動作 Fig. 2

再生モードにはトリガ再生モード(A、B、O)とゲート 再生モード(D)とが有ります。

ここでは下記2例について述べます。

- ダイナミクス付キーボードによるもの(モード回の場合)
- パッド又はペダルによるもの(モード回の場合)

ダイナミクス付キーボードによる再生 (MODE D)

キーボードからのオーディオ信号は、キーボードインターフェースで3種類の信号に変換されます。

- トリガ信号 ー サンプラ再生動作をスタートさせる。
- ボリウムコントロール信号 IC3 (ダイナミクスセンサ)を制御する事によりサンプリング音の音量を制御する。
- ピッチコントロール信号 ー メモリ内に記憶されている サンプリング音データの読み出し速度を 制御する。つまり、サンプリング音の音程を制御する。

MODE C with a Pad or Pedal Control

Control with Pad Input

The basic three controls are produced in the following ways:

TRIGGER Pulse

VOLUME CONTROL Voltage

.......Also developed at the Pad Interface.

Applied to the control input of VCA of
Dynamics Sensor which determines the
level of sampled sound (detailed in
DYNAMICS SENSOR).

PITCH CONTROL Signal

........When KEYBOARD jack is not engaged, this signal is delivered from FINE/PITCH part of the Keyboard Interface: The pitch of the sampled sound is controlled from the FINE/PITCH control knob.

Control with Pedal Input

The basic three control signals are produced in the following ways:

TRIGGER Pulse

VCA BIAS CONTROL Voltage (instead of VOLUME CONTROL Signal

.....TRIG output is sent to IC5 pin 13 (Pad Interface) where it is converted to a fixed voltage and then applied to Dynamics Sensor as a VCA BIAS VOLTAGE for keeping the sampled sound level constant. Note that this BIAS is also developed during disengage of PAD IN jack in mode A, B or C in Delay or Sampler mode.

Pitch Control Signal

.....In the same way as in the Pad Control Input mode.

パッド又はペダルによる再牛(MODE C)

『パッド入力時

トリガ信号

パッドインターフェースで、作られサンプラ再生動作を スタートさせる。


- ・ボリウムコントロール電圧 パッドインターフェースで作られ、IC3(ダイナミク スセンサ)を制御する事によりサンプリング音の音量を 制御する。
- ピッチコントロール信号 キーボードジャックに何も接続されていない時には、キーボードインターフェースは自動的に FINE/PITCH 回路に切換わる。 FINE/PITCH つまみに従ったピッチコントロール信号がつくられる。

■ペダル入力時

- トリガ信号
- トリガ回路でつくられ、サンプラ再生動作をスタートさせる。
- VCAバイアス電圧

パッドインターフェース内で、トリガー回路からのトリガ信号が変換されて VCAバイアス電圧となる。この電圧は IC3ピン1へ行き、音量制御が不要な場合 VCAの増幅度を一定に固定する。

- ※この電圧はディレイモード及びサンプラモード (国、 国、 ©) の場合でパッド端子にプラグが接続されていない時にも同様に発生する。
- ピッチコントロール信号 (パッド入力時と同じ)



KEYBOARD INTERFACE Fig. 3

This stage generates a TRIGGER pulse, PITCH CONTROL signal and VOLUME CONTROL signal from a single keyboard audio input.

PITCH CONTROL SIGNAL

This part consists of PLL (phase locked loop) with switchings to select the time constant of the LPF. While only the SW1 is closed, the time constant is small and the VCO can track the quick changes in a pulsive or attack portion of a keyboard audio. After the SW2 is additionally closed, the time constant becomes large and the slower PLL reaction makes VCO frequency stable.

When KEYBOARD Jack is left disengaged (Pad or Pedal Triggering Mode) SW1 and SW2

are made open, disconnecting the PLL path

from the VCO. The VCO frequency is now

relies on FINE/PITCH control. With this

configuration neither trigger nor volume

control is supplied from the Keyboard Inter-

face.


キーボードインターフェース Fig. 3


この回路はキーボード入力から、トリガ信号、ピッチコントロール信号、音量コントロール信号を出力します。

ヒッチコントロール信号

キーボード入力をピッチコントロール信号へ変換するのには PLL 回路が採用されている。

通常のPLL回路では、ループ内のLPFの時定数を小さくすると入力信号に対するVCO追従速度が速くなる。従ってRSD-10では、入力信号のアタック部分ではLPFの時定数を小さく保って倍音成分の速い変化にVCOが追従出来るようにしておき、それ以降の基本音成分部分では時定数を大きくしてVCOの発振を定定化している。





キーボードジャックに何も接続されない場合 (パッド又はトリガ入力の場合など)

SW1、2がOFFしているため PLL 回路が形成されず、VCOの発振周波数は FINE/PI-TCHコントロールからの電圧で決まる(トリガ信号、音量コントロール信号は出力されない)。

PAD INTERFACE Fig. 4

This circuit generates, from a pad input, a VOLUME CONTROL signal whose level is proportional to that of the pad signal, and affects the volume of the sampled sound. Also generates a TRIGGER pulse for starting a record or a playback process.

When the voltage from Envelope Follower IC17b exceeds the threshold of the Level Comparator IC17a, Q6 is conducted by a narrow positive going pulse and discharges hold capacitor C26 by 30%. C26 is then charged to the peak voltage of the envelope through D20 and holds the voltage. C26 will discharge on the next TRIGGER by 30%. If the peak of the next envelope will not exceed a voltage that forward biases the D20 against C26's residual voltage, C26 will remain 30%—discharged. That is, the new pad input only resets the hold circuit and discharges the capacitor by 30%.


Another stage IC5a, b and IC6a in this interface is used for generating VCA BIAS voltage— see SAMPLER PLAYBACK MODE, PEDAL CONTROL INPUT.

パッドインターフェース回路 Fig. 4

この回路のパッド信号の強弱を検出し、信号振幅に応じた 音量コントロール信号を作り出すと同時にトリガ信号も作 り出す。

パッド信号が入力されるとFig.4のようにエンベロープ検出 (①→②)、トリガ検出(②→③)が行なわれる。トリガ信号③により、リセット回路Q6は一瞬ONになり、C26(ホールドコンデンサ)の電荷は約30%放電される。その後リセット直後のエンベロープ最大振幅値が、C26でホールド(③→④)される。

※大きなパッド入力の後の入力値が、前にホールドされているエンベロープ値の約70%に達しない場合、後のエンベロープは無視される。つまり後のパット出力はリセット信号としての役目しか働さない。




PLAYBACK TRIM Fig. 5

This circuit determines the reproduction period of sampled sound. At the same time the sampler playback starts, the 15-bit binary counter (IC10 and IC12) is reset on a COUNTER RESET signal and starts counting the PITCH CONTROL (sampling clocks). The 8-bit counts from the counter causes the DAC (RA1) output voltage to ramp from 2V toward 7V. Since the intervals of the sampling clocks and the memory address steps are the same, the DAC output ramp time can be correlated with the RAM memory length; 7V being the end of memory address. The comparator IC13a turns Q20 off when the DAC output voltage exceeds the voltage set by PLAY-BACK TRIM, shutting in the sampled sound.

プレイバックトリム回路 Fig. 5

サンプリング音の再生が開始されると同時に15ビットバイナリカウンタ(IC10、IC12)はカウンタ・リセット信号でリセットされた後、ピッチコントロール信号(サンプリングクロック)をカウントアップして行く。カウンタ出力のうち8ビットはRA1でアナログ電圧に変換されるが、カウント開始時の2V以後7Vへと向ってスイープして行く。ピッチコントロール信号(サンプリングクロック)の周期とメモリアドレスの進行ステップは同じなので、2Vがアドレスの先頭番地、7Vが最終番地に対応します。RA1の出力電圧がPLAYBACK・TRIMの設定電圧を超えた時点でコンパレータIC13aの出力が反転し、サンプリング信号をカットする。

RSD-10 APR. 1986



DYNAMICS SENSOR Fig. 6

This circuit controls the volume of sampled sound, with the control voltage derived from a keyboard audio signal or a pad. Exampled in Fig. 6 is the flow of control signals when in D mode (GATE PLAY) with the volume of a sampled sound being controlled from a dynamics keyboard.

The VOLUME CONTROL signal from the Keyboard Interface is rectified and applied to the variable gain cell (VCA)


The VOLUME CONTROL signal is replaced by the voltage from Q9 of Pad Interface when pad output is fed to PAD IN jack in sampler A, B or C mode. If the PAD IN jack is not engaged in either of these modes or delay mode, IC3 is kept at the fixed gain determined by the BIAS VOLTAGE on pin 1.

ダイナミクスセンサ回路 Fig. 6

この回路は、キーボード信号の音量(またはパッド入力の強さ)に応じてサンプリング音の音量をコントロールします。Fig.6は、モード D(GATE PLAY)時に、ダイナミックキーボードでサンプリング音量をコントロールする場合です。キーボードインターフェースからの音量コントロール信号は、IC3内の整流器で整流されます。その整流電圧でバリアブル・ゲイン・セル(VCA)をコントロールする事により整流電圧に比例した出力がつくられます。

※サンプラモード (国、 区) の場合でパッド端子にプラグが接続されている時には、IC3の2番ピンにボリウム・・・コントロール電圧が加わり同様に音量制御をする。

※ディレイモード及びサンプラモード A、 B、 Cの場合でパッド端子にプラグが接続されていない時には VCAの 増幅度は IC3の1番ピンに加えられている固定バイアス電圧のみで決まる。



MASTER CLOCK GENERATOR Fig. 7


Master Clock Generator IC10a, b starts oscillation on the positive going edge of PITCH CONTROL from the Keyboard Interface, output frequency being approximately 5MHz.

The Main Controller IC9, when being fed with the MASTER CLOCKs, completes a cycle of writing or reading of the RAM memory by the 64th clock and swings SAH to high. The SAH resets the Master Generator and keeps it at rest till another low to high transition of PITCH CONTROL occurs. In this way, although the frequency of the MASTER CLOCK remains constant the frequency of clocks of the timing generator inside the Main Controller varies in proportion to the change of PITCH CONTROL frequency. The clock rate of the timing generator determines the timing of ADC, DAC, S/H and RAM accessing. Therefore, when the PITCH CONTROL lowers in frequency, the clock rate of the timing generator lowers and consequently the pitch of sampled sound also lowers.

マスタークロック回路 Fig. 7

発振器(IC10a、b)は、キーボードインターフェースからのピッチコントロール信号の立上りで、発振(約5 MHz)を開始する(MASTER CLOCK)。メインコントローラは、このマスタクロックの64クロックでメモリへの書き込み、または読み出しを終了し、完了と同時に、SAH信号を出力する。このSAH信号で発振器はリセットされ、発振を停止する。次のピッチコントロール信号の立上りで再び同様の過程が進行する。

つまりピッチコントロール信号の周波数が低いと、メモリへの書き込みまたは、読み出しに必要な一サイクル(64 CLK)時間が変化するというわけではなく、マスタ・クロックの停止時間が長くなる。つまり発振周波数が低くなったのと同等の効果となる。マスタ・クロックは、 $^{A}\!\!/_{D}$ 、 $^{D}\!\!/_{A}$ 、 $^{S}\!\!/_{H}$ 、 RAM アクセス等のタイミングの基礎となるので、マスタ・クロックの発振周波数が低くなれば再生時のサンプリング音のピッチは低くなる。



COUNTER START/STOP Fig. 8

This circuit handles the start/stop of the memory address counter in the main controller IC9. Whenever a TRIGGER pulse is applied to the base of Q4, it causes IC7a and b to have pulses of opposite polarity. The COUNTER START signal on S pin of IC7c and d enables them to generate pulses of Q (L to H) and Q (H to L). Q removes COUNTER STOP (COST), allowing IC9 to access to the beginning of memory address (RAMs IC11 - IC16). At the end of memory address IC9 pulls TEMP low, signaling the IC7c, d to generate a COUNTER STOP signal (Q = L to H). This memory access cycle of one-trigger/entire address can be interrupted by a new TRIGGER pulse input during memory access: In this case only COUNTER RESET from pin 3 of IC7a to DATA of IC9 is active; IC9 skips the remaining addresses and jumps to the beginning of the address. In the DELAY mode COST of IC9 is parmanetly pulled up, defeating COUNTER STOP, even if developed.

AUTO REC

Placing MODE at [A] keeps the two FFs of IC8 in the reset status. Upon receiving a sufficient level audio signal, AUTO REC IC6 and Q3 applies a low to S of IC8a and b which generates AUTO START trigger pulse. The Q4 and IC7a—d response to this trigger pulse as mentioned previously: removal of COST (H to L). The main controller IC9 starts storing data to RAMs, and when completes accessing to all memory cells develops TEMP; IC7c, d pulls its Q low (COUNTER STOP); IC8c, d swings its Q output high (HOLD). The IC9 transfers this high HOLD to its WRITE pin, protecting RAMs from being rewritten over the existing data.

To release write protection, MODE switch must be set temporarily to \blacksquare , then again to \blacksquare .

カウンタスタート, ストップ回路 Fig. 8


トリガ入力は、Q4、IC7a、b により一定パルス幅のカウンタ(IC9内)リセット信号とF.F.(IC7c、d)スタート信号に変換される。この信号によりIC7c、d はカウンタストップ信号を解除され(\overline{Q} の場合 $H \rightarrow L$)、IC9 はメモリの先頭番地へアクセスします。メモリが一問するとIC9 からの TEMP によりIC7c、d はリセットされ(\overline{Q} の場合 $L \rightarrow H$)、カウンタストップ信号を出力します。この様にトリガ1回につきメモリが1回呼び出される。IC9のカウンタが進行中に新しいトリガが入力された場合は、カウンタリセット(DATA)のみが有効となるため、メモリは再び先頭番地から呼び出される。

ディレイモード時は COST が強制的に Lに引っ張られて おり、カウンタがストップするのを防止している。

オートレック

モードスイッチが 国にセットされていると I C 8 内の 2 つの F. F. はリセット状態にある。 INPUT ジャックに音声信号が入ると、オートレックスタート信号が、I C 8 a、bの S に加えられ、オートスタート・トリガが発生する。これにより I C 7 c、dの \overline{Q} 出力が Hから L となり、 COSTが解除される。メモリ 1 周分の データが書き込まれると I C 9 からの T E M P により I C 7 c、d がカウンタストップ信号を I C 8 c、d に加える。 I C 8 c、d の Q 出力は H となり、再書込みが防止される。


※録音し直す場合は、一度モード B にセットしてから再び モード A にセットする事。





1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

IC DATA


MT BOARD 74131520 (pcb 2292029601)









SUB BOARD 74131530 (pcb 2292029601)



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 CIRCUIT DIAGRAM





ADJUSTMENT 調整仕様

Adjustments except for the SUB board can be accessed by just removing the top cover.

SUBボードRT-1以外の調整はトップカバーを外すだけで可能ですが、下記の状態まで分解してもOKです。


1. Power Supply 電圧の確認

Before performing any of the adjustments, verify the DC supply voltage. It must be within $9.5 \pm 0.1 \text{V}$ when measured at the POWER switch with the unit turned on. The voltage should be checked even if the unit is separately powered from a BOSS PSA AC adaptor.

The following adjustments should be performed in numerical sequence.

Controls settings not directed will not affect the procedure.

電圧計で、ACアダプタ・ジャックの端子電圧が9.5±0.1Vである事を確認する。



2. Clock クロック


- 2-1. Connect a frequency counter or oscilloscope to the TP-1 (pin 4 of IC8) on the MT board.
- 2-2. Set the FINE/PITCH knob at x 0.25, and adjust the RT-7 (CLOCK HIGH) on the MT board for $13.5 \pm 0.5 \,\mu s/cycle$.
- 2-3. Set the FINE/PITCH knob at x 1.0, and adjust the RT-6 (CLOCK LOW) on the MT board for 60 + 3 us/cycle.
- 2-1. TP-1 (MTボードのIC8の4番ピン) にオシロスコープを接続する。
- 2-2. FINE/PITCHを× 0.25 にして周期が 13.5 ± 0.5 μs になる様に MT ボード上の RT-7 (CLOCK HIGH)を調整する。
- 2-3. FINE/PITCHを×1.0にして周期が、6.0±3μsになる様にMTボード上のRT-6(CLOCK LOW)を調整する。

3. Master Clock マスタークロック

- 3-1. Connect the oscilloscope to the TP-2 (pin 6 of IC1) on the MT board.
- 3-2. Set the FINE/PITCH knob at x 0.25.
- 3-3. Rotate the RT-1 on the SUB board FCCW. Now slowly rotate the RT-1 CW until the pulse width is 1 μs.
- 3-1. SUBボードのTP-2(IC1の6番ピン)にオシロスコープを接続する。
- 3-2. FINE/PITCHを $\times 0.25$ にセットする。
- 3-3. SUBボードのPT-1 (MASTER CLOCK)を左端から徐々に右に回し、パレス幅が 1 μs にな った所で止める。

4. Compressor Distortion Ratio コンプレッサ歪率


- 4-1. Connect a 150mVpp, 400Hz, 4-0-4 cycle burst signal to the INPUT jack.
- 4-2. Connect the oscilloscope to the TP-3 (pin 7 of IC2) on the MT board.
- 4-3. Adjust the RT-2 on the MT board to minimize the DC drift.
- 4-1. INPUT ジャックに 400Hz、150m VP. Pの 4-0-4 波バースト信号を入力する。
- 4-2. TP-3 (MTボード・IC-2の7番ピン) にオシロスコープを接続する。
- 4-3. DC レベルが水平になる様、MT ボード・RT-2(THD)を調整する。



RSD-10


5. A/D/A Bias A/D/Aバイアス

- 5-1. Connect a +6dBm, 1kHz, sine signal to the INPUT jack.
- 5-2. Connect the oscilloscope to the TP-4 (pin 1 of IC2) on the SUB board.
- 5-3. Adjust the RT-1 on the MT board for most symmetrical waveform.
- 5-1. INPUT ジャックに 1KHz + 6dBmのサイン波を入力する。
- 5-2. TP-4 (SUBボード・IC2の1番ピン) にオシロスコープを接続する。
- 5-3. 波形が上下対称になる様MTボード上のRT-1(AD BIAS)を調整する。



6. Pad Input Offset パッド入力オフセット


- 6-1. Connect a -10dBm, 1kHz, sine signal to the INPUT jack. Connect an 800mVpp 200Hz, 4-0-4 (0 equals 12 cycles) burst signal as shown in Fig. A to the PAD INPUT jack. Here, since a damping wave is also applicable, an electronic metronome or rythm machine (DB-33, DB-66, DR-110, TR909, TR707, TR606, etc) can be used.
 - Example: The DB-33 will provide an 800mVpp pulse train at 1 tempo.
- 6-2. Connect the oscilloscope to the TP-5 (pin 7 of IC3) on the MT board.
- 6-3. Set the RANGE/MODE knob at the SAMPLER mode B.
- 6-4. Rotate the RT-2 on the SUB board FCCW (when viewed from component side). Now rotate it CW slowly until the amplitude becomes 200mVpp. Do not advance the RT-2 for a further low amplitude. Excessive rotation will increase the level again, leading to erroneous adjustment.
- 6-1. INPUT ジャックに 1KHz、 $-10\,\mathrm{dBm}$ のサイン波を、パッド入力ジャックに下図の様な信号(DB-33 の J の信号で、800m V P. P) を入力する。
- 6-2. TP-5(MTボード・IC3の7番ピン)にオシロスコープを接続する。
- 6-3. RANGE/MODE をサンプラ・モード圏にセットする。
- 6-4. SUB ボード上の RT-2 を左端 (部分面から見て) から徐々に右に回し、波形が 200m VP. Pになっ た所で止める。



Waveform of From DB-33

7. Dynamic DC Offset ダイナミクスDCオフセット

- 7-1. Connect a 150mVpp, 400Hz, 4-0-4 burst signal to the PITCH (KEYBOARD) jack.
- 7-2. Connect the oscilloscope to the TP-5 (pin 7 of IC3) on the MT board.
- 7-3. Set the RANGE/MODE knob at the SAMPLER mode D.
- 7-4. Adjust the RT-5 on the MT board for minimum DC drift.
- 7-1. PITCH(KEYBOARD) ジャックに 400Hz、150mVP. Pの 4-0-4 波バースト信号を入力する。
- 7-2. TP-5 (MTボード・IC3の7番ピン) にオシロスコープを接続する。
- 7-3. RANGE/MODEをサンプラ・モード Dにセットする。
- 7-4. 波形が水平(ほぼ直流)になる様 MTボード・RT-5を調整する。



8. Dynamic Bias ダイナミクス, バイアス

- 8-1. Connect a -10dBm, 1kHz, sine signal to the INPUT jack.
- 8-2. Connect the oscilloscope to the TP-5 (pin 7 of IC3) on the MT board.
- 8-3. Set the RANGE/MODE knob at the DELAY mode 8.0 ms.
- 8-4. Adjust RT-4 on the MT board for 1.5Vpp.
- 8-1. INPUT ジャックに 1KHz、-10dBmのサイン波を入力する。
- 8-2. TP-5(MTボード・IC3の7番ピン)にオシロスコープを接続する。
- 8-3. RANGE/MODEをディレイ・モード・8.0 ms にセットする。
- 8-4. MTボード・RT-4を回し、振幅が1.5VP.Pになる様セットする。



9. Expander Distortion Ratio エキスパンダ歪率

- 9-1. Connect a 150mVpp, 400Hz, 4-0-4 burst signal to the INPUT jack.
- 9-2. Connect the oscilloscope to the TP-6 (pin 10 of IC3) on the MT board.
- 9-3. Set the RANGE/MODE at the DELAY mode 8.0 ms.
- 9-4. Adjust the RT-3 on the MT board for most straight DC line.
- 9-1. INPUT ジャックに 400Hz、150mVP.Pの 4-0-4 波バースト信号を入力する。
- 9-2. TP-6 (MTボード・IC3の10番ピン) にオシロスコープを接続する。
- 9-3. RANGE/MODE $\varepsilon \vec{r}_1 \nu 1 \cdot \varepsilon \vec{r} \cdot \boxed{8.0 \text{ ms} \kappa \tau_{\nu} + \tau_{\delta}}$
- 9-4. DCレベルが水平になる様、MTボード・RT-3(THD)を調整する。

